Faculteit Elektrotechniek - Leerstoel ES
Tentamen “Schakeltechniek”
Vakcode 5A050, 19 januari 2005, 14:00u-17:00u
achternaam : voorletters :
identiteitsnummer : opleiding :
Tijdens dit tentamen is het gebruik van rekenmachine of computer niet toegestaan. Vul je antwoorden in op dit formulier. Je dient dit formulier aan het einde van het tentamen in te leveren. Geef alleen antwoorden.
Alle verdere toevoegingen worden genegeerd. Het tentamen bestaat uit 7 opgaven en 8 bladzijden.
Opgave 1 – PLAs
Gegeven zijn drie Booleaanse functies f , g en h met variabelen a, b, c en d:
f = ab + d(c + ab)
g = ad(b + c) + abc + ad(b + c)
h = a(bc + bcd + cd + bd) + c(ad + b d)
Gegeven is verder dat input abcd niet voor komt. Implementeer de functies optimaal in onderstaand PLA;
geef in- en uitgangen correcte namen. Geef in de Karnaugh diagrammen duidelijk aan welke implicanten je voor welke functie implementeert; geef aan welke functie je in welk Karnaugh diagram optimaliseert.
geef duidelijk aan welke priemimplicanten tot deze expressies leiden.
b. Geef minimale product-van-sommen expressies voor f en voor g. Vul de Karnaugh diagrammen in en geef duidelijk aan welke priemimplicanten tot deze expressies leiden.
c. Teken een minimaal 2-level circuit voor functie g.
Faculteit Elektrotechniek - Leerstoel ES
Tentamen “Schakeltechniek”
Vakcode 5A050, 19 januari 2005, 14:00u-17:00u
achternaam : identiteitsnummer :
Gegeven is nu dat functie f gebruikt wordt om ingang e van functie g aan te sturen. We gaan deze informatie gebruiken om, indien mogelijk, het circuit voor g verder the optimaliseren.
d. Geef wederom minimale som-van-producten en minimale product-van-sommen expressies voor g, maar nu gebruik makend van bovenstaande informatie. Vul de Karnaugh diagrammen in en geef duidelijk aan welke priemimplicanten tot de expressies leiden.
Opgave 3 – Getalsystemen
a. Gegeven een aantal decimale getallen. Geef de binaire codering voor deze getallen uitgaande van de gegeven getalrepresentatie voor het binaire getal. Gebruik in alle gevallen 6 bits.
signed magnitude twos complement +13
−12
b. Converteer de gegeven getallen naar getallen in de gevraagde talstelsels.
decimaal binair octaal hexadecimaal
43
We gaan het systeem implementeren met zowel een Moore machine als een Mealy machine.
a. Teken een Moore-type toestandsdiagram voor het gevraagde systeem. Gebruik zo min mogelijk toestanden.
b. Ga er van uit dat de Moore machine met behulp van D-flipflops gemaakt wordt. Geef een codering van de toestanden en vul de volgende waarheidstabel in.
toestand
Faculteit Elektrotechniek - Leerstoel ES
Tentamen “Schakeltechniek”
Vakcode 5A050, 19 januari 2005, 14:00u-17:00u
achternaam : identiteitsnummer :
c. Ontwerp via Karnaugh diagrammen een minimale 2-level implementatie van de gevraagde Moore machine. Geef zowel de Karnaugh diagrammen met priemimplicanten als de bijbehorende 2-level expressies.
d. Teken een minimale 2-level implementatie van de Moore machine.
f. Ga er van uit dat de Mealy machine met behulp van JK-flipflops (!!) gemaakt wordt. Geef een codering van de toestanden en vul de volgende waarheidstabel in.
toestand
Aangezien de rest van het ontwerptraject een standaard recept volgt, laten we dat hier achterwege.
Faculteit Elektrotechniek - Leerstoel ES
Tentamen “Schakeltechniek”
Vakcode 5A050, 19 januari 2005, 14:00u-17:00u
achternaam : identiteitsnummer :
Opgave 5 – Analyse van een Moore machine
Beschouw de volgende Moore machine, gebouwd met D-flipflops. Geef een toestandsdiagram van deze machine. Ga er van uit dat de begintoestand willekeurig kan zijn.
2 (a + c) ⊕ b 2 ab + bc + ab + bc
b. Gegeven de expressie abd + ace + ac + bd + abe. Geef aan welke van de volgende expressies gelijk zijn aan deze expressie:
2 ce + ac + bd + abe
2 (b + c)(a + c + d)(a + d + e)(a + b + e) 2 abd + abe + abd + bde + ac + bcd + ce
Opgave 7 – Timing
Beschouw het volgende circuit met 2 geheugenelementen.
We gaan het timing gedrag van dit circuit bekijken bij verschillende keuzes voor de (geklokte) geheugenele- menten: positive edge triggered D-flipflops, negative edge triggered D-flipflops, positive level sensitive D-flipflops en positive edge triggered T-flipflops. (NB: de klok ingang clk van de flipflops is niet expliciet in het diagram van het circuit weergegeven.) Ga er van uit dat de geheugenelementen initieel een 0 bevatten, dat bij een XOR poort en een geheugenelement een wijziging op de ingang(en) met een vertraging van 1 propagation delay effect heeft op de uitgang en dat een inverter geen zichtbare vertraging heeft. Maak het volgende tijddiagram af.
